5月25日,华为在上海IEEE国际电路与系统研讨会(ISCAS 2026)上,由半导体业务总裁何庭波正式发布了一条”中国首次提出的半导体产业发展指导新原则”——韬(τ)定律。
媒体跟进很快,场面颇为热闹:“对标摩尔定律”、”重新定义半导体演进”、”中国半导体的里程碑”……
我想说几句冷静的话。
一、那个被命名为”韬”的τ,其实是大一电路课的内容
韬定律的核心主张,是把”几何缩微”替换成”时间(τ)缩微”——通过降低信号传播时延来提升芯片性能。
听起来很高深。但τ究竟是什么?
它就是电路里的时间常数,τ = RC(电阻 × 电容),决定信号从一个晶体管传到下一个晶体管要多久。这是任何一个电子工程专业的本科生在《电路分析》第一学期就会学到的基础概念。
“降低RC延迟”从来都是芯片设计的常规优化目标,几十年没变过。
把这个希腊字母τ重命名为汉字”韬”,再冠以”中国首次提出的指导原则”的名号——这是一次很成功的本土化贴标,但物理实质上,它没有引入任何新的科学发现。
二、”定律”二字用得过于慷慨
摩尔定律为什么是定律?因为它有一条可被检验的具体规律:晶体管数量每两年翻一番。
这是经验律,有量化的指数曲线,可以预测、可以证伪、可以作为整个产业60年研发投入的节拍器。
韬定律目前公开披露的版本里,完全没有这样的可量化形式。它没说”τ每N年减半”,也没给出可比较的计量基准,只说”应该把优化重心放到时间维度上”。
这是设计哲学,不是经验律。
把一句”我们的优化思路”叫做”定律”,这种修辞如果出自学术论文会被同行评议挡回去;出自一家公司的发布会PPT,媒体居然集体跟进——这本身就值得反思。
三、技术路线并不独家
更微妙的是技术层面。
韬定律的核心技术叫LogicFolding(逻辑折叠),从已披露的信息看,本质是逻辑die-on-die的3D键合配合系统级协同优化。
这条路线全球先进半导体玩家已经走了十多年:
- 台积电的SoIC和CoWoS先进封装
- 英特尔的Foveros Direct
- AMD的3D V-Cache
- IBM的背面供电(BPR)
- 斯坦福Mitra团队的N3XT monolithic 3D集成
业界对这条路有一个统一的名字,叫“More than Moore”,2010年前后就已写入国际半导体器件与系统路线图(IRDS)。
华为做的事情和全球同行做的事情方向高度一致,差别只是给它起了一个带中国味儿的名字,并把它包装成”中国原创的新定律”。
四、为什么是现在?
时间点很有意思。
这场发布选择在制裁导致华为无法获得EUV光刻机、被卡在7nm DUV制程的当下。在路透社的报道里这一点被直白点出:1.4nm是本世代末全球先进制造的前沿,中国在缺乏先进光刻设备的情况下,被普遍认为无法通过常规制造路径达到。
那怎么办?重新定义”先进”。
如果”先进”不再是几何尺寸而是系统性能,那么7nm制程 + 3D堆叠 + 架构优化做出来的芯片,就可以在终端表现上”等效于1.4nm”。
这是工程上的正当选择,无可厚非。但把这种工程选择上升为”中国为全球半导体提出的新定律”,就进入话语权工程的范畴了。
五、技术值得尊重,叙事需要打折
我并不想全盘否定这件事。
LogicFolding背后的3D集成、Chiplet、系统协同——是华为真刀真枪的工程能力,过去六年量产381款芯片也不是PPT。这些值得肯定,而且远比某些只敢叫”5A”的同行扎实。
但请把两件事分开看:
- 工程实力:实打实,业界一流水准,鼓掌;
- “定律”叙事:夸大的命名学,本质是制裁压力下重新定义”先进”的话语权动作。
我们应当为前者鼓掌,但不必为后者的修辞热泪盈眶。
结语
这些年我们见过太多”重新定义”了——从手机厂商重新定义快充、重新定义防抖,到芯片厂商重新定义制程节点,再到今天的”重新定义半导体演进规律”。
“重新定义”用多了,坦率说,本质上就是承认在竞争中处于不利位置,需要靠语言重建优势。
技术的归技术,营销的归营销。
如果连这点都分不清,等到秋季那颗麒麟实测出来、性能和宣传出现落差的时候,失望的还是消费者自己。
冷静地为华为的工程成就鼓掌,同时冷静地拒绝被一个精心包装的”定律”叙事绑架——这两件事并不矛盾,反而恰恰是一个成熟的科技观察者应有的姿态。
本文转自B乎：阅读原文
没有回复内容